芯片设计流程 芯片的设计原理图

2019-01-03 08:10字体:
  

  芯片是什么?芯片的具体设计流程又是什么?本文探讨的就是芯片在字面以外的意义,以及芯片是怎么被设计成的。

  芯片,又称微电路(microcircuit)、微芯片(microchip)、集成电路(英语:integrated circuit, IC)。是指内含集成电路的硅片,体积很小,常常是计算机或其他电子设备的一部分。

  芯片,英文为Chip;芯片组为Chipset。芯片一般是指集成电路的载体,也是集成电路经过设计、制造、封装、测试后的结果,通常是一个可以立即使用的独立的整体。“芯片”和“集成电路”这两个词经常混着使用,比如在大家平常讨论话题中,集成电路设计和芯片设计说的是一个意思,芯片行业、集成电路行业、IC行业往往也是一个意思。实际上,这两个词有联系,也有区别。集成电路实体往往要以芯片的形式存在,因为狭义的集成电路,是强调电路本身,比如简单到只有五个元件连接在一起形成的相移振荡器,当它还在图纸上呈现的时候,我们也可以叫它集成电路,当我们要拿这个小集成电路来应用的时候,那它必须以独立的一块实物,或者嵌入到更大的集成电路中,依托芯片来发挥他的作用;集成电路更着重电路的设计和布局布线,芯片更强调电路的集成、生产和封装。而广义的集成电路,当涉及到行业(区别于其他行业)时,也可以包含芯片相关的各种含义。

  芯片也有它独特的地方,广义上,只要是使用微细加工手段制造出来的半导体片子,都可以叫做芯片,里面并不一定有电路。比如半导体光源芯片;比如机械芯片,如MEMS陀螺仪;或者生物芯片如DNA芯片。在通讯与信息技术中,当把范围局限到硅集成电路时,芯片和集成电路的交集就是在“硅晶片上的电路”上。芯片组,则是一系列相互关联的芯片组合,它们相互依赖,组合在一起能发挥更大的作用,比如计算机里面的处理器和南北桥芯片组,手机里面的射频、基带和电源管理芯片组。

  芯片设计分为前端设计和后端设计,前端设计(也称逻辑设计)和后端设计(也称物理设计)并没有统一严格的界限,涉及到与工艺有关的设计就是后端设计。

  芯片规格,也就像功能列表一样,是客户向芯片设计公司(称为Fabless,无晶圆设计公司)提出的设计要求,包括芯片需要达到的具体功能和性能方面的要求。

  Fabless根据客户提出的规格要求,拿出设计解决方案和具体实现架构,划分模块功能。

  使用硬件描述语言(VHDL,VerilogHDL,业界公司一般都是使用后者)将模块功能以代码来描述实现,也就是将实际的硬件电路功能通过HDL语言描述出来,形成RTL(寄存器传输级)代码。

  仿真验证就是检验编码设计的正确性,检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准,一切违反,不符合规格要求的,就需要重新修改设计和编码。 设计和仿真验证是反复迭代的过程,直到验证结果显示完全符合规格标准。

  仿真验证通过,进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。综合需要设定约束条件,就是你希望综合出来的电路在面积,时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库,不同的库中,门电路基本标准单元(standard cell)的面积,时序参数是不一样的。所以,选用的综合库不一样,综合出来的电路在时序,面积上是有差异的。一般来说,综合完成后需要再次做仿真验证(这个也称为后仿真,之前的称为前仿真)。

  Static Timing Analysis(STA),静态时序分析,这也属于验证范畴,它主要是在时序上对电路进行验证,检查电路是否存在建立时间(setup time)和保持时间(hold time)的违例(violation)。这个是数字电路基础知识,一个寄存器出现这两个时序违例时,是没有办法正确采样数据和输出数据的,所以以寄存器为基础的数字芯片功能肯定会出现问题。

  这也是验证范畴,它是从功能上(STA是时序上)对综合后的网表进行验证。常用的就是等价性检查方法,以功能验证后的HDL设计为参考,对比综合后的网表功能,他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。

  前端设计的流程暂时写到这里。从设计程度上来讲,前端设计的结果就是得到了芯片的门级网表电路。

  Design For Test,可测性设计。芯片内部往往都自带测试电路,DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是,在设计中插入扫描链,将非扫描单元(如寄存器)变为扫描单元。关于DFT,有些书上有详细介绍,对照图片就好理解一点。

  布局规划就是放置芯片的宏单元模块,在总体上确定各种功能电路的摆放位置,如IP模块,RAM,I/O引脚等等。布局规划能直接影响芯片最终的面积。

  Clock Tree Synthesis,时钟树综合,简单点说就是时钟的布线。由于时钟信号在数字芯片的全局指挥作用,它的分布应该是对称式的连到各个寄存器单元,从而使时钟从同一个时钟源到达各个寄存器时,时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。

  这里的布线就是普通信号布线了,包括各种标准单元(基本逻辑门电路)之间的走线nm工艺,实际上就是这里金属布线可以达到的最小宽度,从微观上看就是MOS管的沟道长度。

  由于导线本身存在的电阻,相邻导线之间的互感,在芯片内部会产生信号噪声,串扰和反射。这些效应会产生信号完整性问题,导致信号电压波动和变化,如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证,分析信号完整性问题是非常重要的。

  对完成布线的物理版图进行功能和时序上的验证,验证项目很多,如LVS(Layout Vs Schematic)验证,简单说,就是版图与逻辑综合后的门级电路图的对比验证;DRC(Design Rule Checking):设计规则检查,检查连线间距,连线宽度等是否满足工艺要求, ERC(Electrical Rule Checking):电气规则检查,检查短路和开路等电气 规则违例;等等。

  实际的后端流程还包括电路功耗分析,以及随着制造工艺不断进步产生的DFM(可制造性设计)问题,在此不说了。

  物理版图验证完成也就是整个芯片设计阶段完成,下面的就是芯片制造了。物理版图以GDS II的文件格式交给芯片代工厂(称为Foundry)在晶圆硅片上做出实际的电路,再进行封装和测试,就得到了我们实际看见的芯片。

  在芯片的设计重要设计环节,像综合与时序分析,版图绘制等都需要用到工艺库文件,而大家往往又对工艺文件缺乏认识,所以导致想自学一些芯片设计的东西就显得很困难。例如,没有工艺版图库文件,学习版图设计就是纸上谈兵。这篇文章主要介绍一下工艺库相关的知识。

  工艺文件由芯片制造厂提供,所以概括性的了解国内和国际上有哪些芯片制造厂是很有必要的。国际上,主要有台积电,英特尔三星等主要半导体制造商。国内,主要有中芯国际,华润上华,深圳方正等公司。这些公司都提供相关的工艺库文件,但前提是要与这些公司进行合作才能获取,这些工艺文件都属于机密性文件。

  1,模拟仿真工艺库,主要以支持spectre和hspice这两个软件为主,后缀名为scs——spectre使用,lib——hspice使用。

  2,模拟版图库文件,主要是给cadence版图绘制软件用,后缀名为tf,drf。

  3,数字综合库,主要包含时序库,基础网表组件等相关综合及时序分析所需要用到的库文件。主要是用于DC软件综合,PT软件时序分析用。

  4,数字版图库,主要是给cadence encounter软件用于自动布局布线,当然自动布局布线工具也会用到时序库,综合约束文件等。

  5,版图验证库,主要有DRC,LVS检查。有的是专门支持calibre,有的专门支持dracula,diva等版图检查工具用。每一种库文件都有相应的pdf说明文档。

  反向设计会用到1,2,5等工艺库文件,3和4是不会用到了。正向设计(从代码开始设计的正向设计)则所有的文件都需要用到。由于工艺文件在芯片设计中占有极重要的位置,在每一个关键设计环节都要用到,再加上它的机密属性,所以网络上很难找到完整的工艺文件对于个人学习用,EETOP上有一份cadence公开的用于个人学习的工艺库文件可以方便大家学习,但似乎也是不完整的。

  什么是综合?综合就是将RTL级verilog代码用Design Compiler 工具 转换/映射成用基础门级单元表示的电路的过程。基础门级单元也就是平时我们学的与非门,或非门,寄存器之类的,只不过,这些门级单元已经做成了标准的单元库,我们可以直接使用软件来调用,而不需要自己调用门级单元来搭建电路。简单的来说,Design Compiler软件就是做翻译的工作——将代码翻译成实际电路,但又不仅仅是翻译这么简单,它涉及到电路的优化与时序约束,使之符合我们做制定的性能要求。       前文提到该软件是约束驱动型软件,那么约束从何而来?答案是,设计规格书。每一个芯片设计项目都会有一个项目规格说明书,这是在芯片设计之初,整体规划(见前文)的步骤中要制定好的。具体详细的约束要求需要在综合过程中仔细的斟酌决定。       综合的一般流程:

  预综合过程。这部分主要是准备好综合过程所使用的库文件(包括工艺库、链接库、符号库、综合库)、设计输入文件,设置好环境参数。

  施加设计约束过程。这部分主要是用DC TCL脚本编写约束文件。具体的约束项目可以分为三大类:

  b(环境属性),约束输入驱动,约束输出负载,设置工作条件(最好、典型、最差情况),设置连线负载模型;

  c(高级时钟约束),对时钟的抖动、偏移、时钟源延迟,同步多时钟,异步时钟,多周期路径,这几类进行细致的约束。

  约束的内容具体就是这么多。一个详细的TCL脚本约束文件基本包含上述所有的约束。后面有一个约束范文。

  设计综合过程。主要是介绍电路模块设计规划(以利于更好的进行约束),Design Compiler综合优化的过程(三大优化阶段,结构级,逻辑级,门级),时序分析的具体过程等综合过程中的一些详细信息。

  后综合过程。综合完毕该怎么看结果,时序违反该如何解决?这就是后综合过程所要解决的问题。在综合之后,通过分析综合报告,可以得知此次的电路综合结果如何,根据不符合的要求,进行重新约束,甚至重新设计电路。在这个阶段特别值得一提的是综合预估,因为在写综合约束脚本的时候,需要确定约束条件,规格书一般不能够涉及到如此细节的部分,所以需要根据实际电路进行综合预估,这个步骤是在代码编写完之后,与验证同时进行的,目的在于大致估计电路是否符合要求,此时的预综合过程与正式的综合过成是一样的,但,要求会宽松许多,时序违反的要求大概为 10%-15%,也就是说电路即使有10%-15%的电路不满足时序也没有关系。

  综合约束过程是一个反复迭代的过程,需要多次设计预估,这样才能不断修正时序违反。范文:

  芯片设计的过程中是十分复杂,本文也是简单的将芯片设计流程梳理一遍,复杂的就不再赘述了。

  索尼对3D相机积极的态度,为全球智能手机行业带来了急需的乐观情绪,因为消费者发现升级设备的理由较少,....

  一、创建VHDL模块,生成一个原理图符号1、在项目导航器(Project Navigator)菜单中....

  您好,我在LAN9514上制作电路,但是LAN9514芯片太热了。例如,树莓Pi使用这个芯片。但是,LAN9514芯片没有被加热。我的...

  光刻技术是包含光刻机、掩模、光刻材料等一系列技术,涉及光、机、电、物理、化学、材料等多个研究方向。目....

  据麦姆斯咨询报道,索尼计划明年夏天开始生产3D传感芯片,以满足“几家”智能手机制造商的需求。

  将芯片制造业务拆分出去,对于困境中的AMD来说是一个全新时代的开始,CEO Dirk Meryer也....

  华为依托于旗下的海思大举进军芯片的这个事实已经广为人知了。除了Kirin芯片外,华为在IPC视频编解....

  一、国密芯片RJMU401数据加密传输、身份认证及数据完整性保证 1、 传输信道中的数据都采用SM4分组加密算法,保证数据传输...

  眼下的中国,正在建设全球最大规模、最为复杂、最具智能的视频监控安全网络。以贵阳市“天网系统”为例,各....

  I/O接口是一电子电路(以IC芯片或接口板形式出现 ),其内有若干专用寄存器和相应的控制逻辑电路构成....

  阿里巴巴达摩院发布2019十大科技趋势。其包含了AI、神经网络系统、计算机体系、5G网络、生物识别技....

  近日,北斗导航系统发布了《北斗卫星导航系统应用案例(2018年12月)》,文件显示截止2018年11....

  将PCB原理图传递给版图(layout)设计时需要考虑的六件事。提到的所有例子都是用Multisim....

  本文档的主要内容详细介绍的是OTC CPDP500电气接线原理图资料免费下载。

  MP5037/MP5038是一款专为移动电源设计的单芯片解决方案IC,高度集成了开关充电管理模块、L....

  设计一份规范的原理图对设计好PCB具有指导性意义,是做好一款产品的基础;对于铁路行业,产品的稳定可靠....

  PCB设计在任何开关电源设计中,PCB板的物理设计都是最后一个环节,如果设计方法不当,PCB可能会辐....

  12月26日,荣耀新品发布会召开。当天除了荣耀V20旗舰手机吸睛之外,全新一代荣耀路由Pro 2也因....

  12月21日消息,华为智能计算大会暨中国智能计算业务战略发布会正式召开,继5月份在北京宣布其基于无边....

  2018年12月27日下午,北斗三号基本系统建成及提供全球服务情况发布会在国务院新闻办公室新闻发布厅....

  请问现在有没有这样的移位寄存器芯片 上电时没有直接复位清零 而是让里面的d触发器保持着上电时的随机数值 因为研究...

  在集成电路的制造过程中,有一个重要的环节——光刻,正因为有了它,我们才能在微小的芯片上实现功能。

  本文档的主要内容详细介绍的是STLINK可能会遇到的2个问题详细资料说明。

  上半年度,全球半导体产业销售额为2393.5亿美元,同比增长20.4%,再创历史新高。

  这两年,大陆半导体产业真的火热,全国各地都在大兴土木,不是造房子就是造半导体厂。全世界高薪挖人,3倍....

  我们知道,微电子行业和半导体行业的进步,共同促进了人类智能芯片的蓬勃发展。而芯片的性能,如效率、能耗....

  TTP233D-QA6 TonTouchTM是单按键触摸检测芯片此触摸检测芯片内建稳压电路提供稳定的....

  InnoSwitch™-CP系列IC可极大简化低压大电流电源的开发和制造,尤其是那些采用紧凑外壳或需....

  据悉,该创新中心将以“集约化建设、多元化投资、共享化服务、市场化运作”为特点,致力于先进计算技术研发....

  据美通社对2018年帮助中国企业发布的近两万篇企业新闻稿件的数据显示,这一年,人工智能已经不仅仅是科....

  本文档的主要内容详细介绍的是赛灵思最新的ZED板的PCB图原理图和物料清单的资料免费下载。

  NPT-IGBT 结构虽然没有缓冲层,但是它的反向阻断能力依然很差,因为芯片的尺寸是有限的,在切割芯....

  据相关新闻报道,三星计划明年削减内存芯片的产量,使内存和闪存的增长率分别低于20%和30%。三星在1....

  景嘉微表示,本次非公开发行募集资金将用于高性能通用图形处理器研发及产业化项目、面向消费电子领域的通用....

  对于有一定专业知识的读者来说,对这些意在吸引眼球、增加阅读量、自我营销的“自嗨文”的虚假性比较容易识....

  开关电源芯片把开关电源所需要的控制逻辑都集成在芯片中,作用当然是简化电路设计、提高可靠性 作为....

  此外,Helio P90支持超大的48MP摄像头或24+ 16MP双摄像头,能够捕捉最优质的画面,为....

  最后,也是最重要的,一般网上就说到上面的步骤就结束了,如果这样结束就看不到,类似图二的效果,起码不能....

  中国政府积极支持整个行业加快5G建设,把频谱按需分配给电信运营商,频率占用费用很低,政府支持小区、机....

  12月28日消息,据国外媒体报道,作为全球最大的智能手机摄像头芯片制造商,索尼公司在获得包括苹果公司....

  为了模拟TSP,星状芯片中的每个通道代表销售人员路线中的一个城市。例如,在标记为A - D的四个城市....

  本文档的主要内容详细介绍的是FP6600Q和FP6601Q快充芯片系列兼容性试验数据手册免费下载。

  NS6316 是支持高电压输入的同步降压电源管理芯片,在4~30V 的宽输入电压范围内可实现3A的连....

  NS6316 是支持高电压输入的同步降压电源管理芯片,在4~30V 的宽输入电压范围内可实现3A的连....

  提供10个触摸感应按键及两线式串列界面,并有中断输出INT脚与MCU联系。提供低功耗模式,可使用于电....

  本文档的主要内容详细介绍的是1702SL开发板电路原理图的详细资料免费下载。

  从销售来说,在2018年之前,前五大客户中一半为关联方,在2015-2018年,长电科技均为新洁能的....

  除了基带芯片市场,联发科芯片在今年智能手机市场上已经呈现被边缘化的趋势。在年初发布的OPPO R15....

  RS-485 接口芯片已广泛应用于工业控制、仪器、仪表、多媒体网络、机电一体化产品等诸多领域。可用于....

  人工智能(AI)的加持进一步推动云端数据中心、储存的发展,更刺激大数据数据量爆炸成长。

  板上芯片封装(COB),半导体芯片交接贴装在印刷线路板上,芯片与基板的电气连接用引线缝合方法实现。

  我这是12V输入在一个板上做两路5033调压将12V调成4V左右输出,两个5033共用一个12V输入,调压电路和...

  深圳英锐恩推出电饭煲控制IC芯片EN8P2712,以单片机EN8P2712为的智能电饭煲控制IC,制造国内芯国货。新年贺岁芯礼物,使...

  之前参考官方数据手册设计用AD8138芯片完成单端转差分进入AD9481,现在想直接接成单端模式,官方数据手册里也没说仔细,只是...

产品分类CATEGORY

    联系我们CONTACT

    全国服务热线:
    4006-026-000
    地 址:江苏省南京市西善桥南路118号利来国际平台大厦
    电 话:4006-026-000
    传 真:+86-25-52415096
    邮 箱:13254867@qq.com